引子
GPT-5.2 的服务负载里有一颗微软自研芯片：MAIA 200 已承载 GPT-5.2、M365 Copilot 与 Foundry（§二 拆系统）。总览立过判断一：训推分工沉到芯片层。本篇是这条判断证据最密集的地方：三家云同场、全部第二代、其中一家直接按负载形状把芯片拆成两颗。我们把三家云与对照组放在同一张表上看：第一代回答的是敢不敢自研，第二代回答的是按什么形状自研——各家已经按自家负载长出结构差异。AWS Trainium 本届缺席，第四朵云的缺席本身留作背景。
一、Meta MTIA 400：推荐+GenAI 双使命
规格总览已给，这一节拆 chiplet 与阵列怎么把两种负载装进一颗芯片。
先看划分。2 颗计算 die、1 颗 SoC、2 颗网络 die，加 HBM，按功能分家：计算 die 吃先进制程，SoC 与网络 die 留在成熟工艺，HBM 独立堆叠。chiplet 化的第一层动机写在成本上：先进制程只付计算面积的账，控制、IO 与互连按成熟工艺的价格结算。这与 Intel 篇 Diamond Rapids 的 Foveros 分区、Arm AGI 的双 chiplet 是同一套行业语言的三个方言。
再看阵列。8×6 PE 阵列带冗余行，说的是良率：PE 阵列是 MTIA 的计算主体，冗余行让带缺陷的行在出厂时被屏蔽替换，大阵列的良率风险切成小块。GPU 行业用 harvesting 屏蔽计算单元，MTIA 把同一招做进 PE 粒度。
双使命是这颗芯片真正的架构压力。推荐系统的负载形状是 embedding 查表密集：海量参数随机读，DRAM 带宽是命；GenAI 是矩阵计算密集：算力与片上 SRAM 是命。vs 200 的三组倍数里 46× 的 DRAM 带宽跳变最陡，服务前者；FP16 15× 与 SRAM 带宽 5× 服务后者。一颗芯片同时讨好两类形状，代价是每类都拿不到为它单独裁剪的极致，这正是 Google 拆两颗的反面参照（§三）。判断线：从降本故事到承载 GenAI 负载的结构变化，压力测试刚开始（450/500 是续集预告）。
二、Microsoft MAIA 200：数据中心级系统
规格与承载清单总览已交代；这里拆的是系统机制。
第一处机制：272MB 片上 SRAM 由软件显式管理。通用加速器的缓存层级由硬件一致性协议自动管理，MAIA 把管理权上交给软件栈，编译器与调度器直接编排数据在 SRAM 里的进出。省掉的是硬件缓存一致性的面积与功耗，代价是软件栈必须足够聪明。这是「从芯片到系统」判断的微观证据：芯片设计开始预设一个深度介入的软件层。
第二处机制：统一 Ethernet scale-up。scale-up 域历来是私有互连的地盘（NVLink、ICI），MAIA 用以太网做横向扩展，开放标准顶进私有域。部署逻辑与 Intel 篇的 350W 风冷同一家：现有机房与现成交换生态直接复用，改造开销直接省掉。全连接四元拓扑是它的组网形状。
第三处是 30% 的口径精读：官方口径为每美元性能较 fleet 中最新一代硬件提升 30%。分母是微软自家 fleet 的混装基线，芯片对芯片的同代对比口径未见，这个数字方向可用，量级要等 2027 财报 TCO 拆开看（判断三跟踪）。Des Moines 先行、Phoenix 第二站的落地节奏照记。
三、Google TPU v8：训推分兵进芯片
规格表在总览；两颗芯片各自多出来的机制在这里展开。
8t 的机制在规模经济。训练堆 pod：9,600 芯片 superpod、scale-out 上限 13.4 万（Virgo fabric）；8×12 层 HBM3e，较 Ironwood 8 层堆叠带宽 +~30%（官方口径）。pod 越大，集合通信的税越重，ICI 互连带宽翻倍就是在削这笔税。训练的账是利用率经济：通信开销每降一个百分点，pod 的有效算力就多一个百分点。制程路线一并记录：目标 TSMC 2nm、2027 年底（Cloud Next 口径）。
8i 的机制在时延经济，两处新设计都为 MoE serving：
- CAE（Collectives Acceleration Engine）：把 all-reduce、all-gather 这类集合通信从通用核卸载到专用引擎。MoE serving 的专家分发是高密度 all-to-all，通用核跑集合通信既慢又占算力，专用引擎直接对延迟目标负责。（CAE 与 SparseCores 的表述差异留待现场材料钉死。）
- Boardfly 替 3D torus：3D torus 的规则近邻结构利于训练的局部通信；MoE serving 的 all-to-all 需要另一种排列。拓扑按负载形状换，「为负载造芯片」从计算单元延伸到了网络层。
两本账合起来：训练买规模（算力密度+通信效率），推理买响应（带宽+SRAM+专用卸载）——8i 的 288GB、384MB SRAM、8.60TB/s 三项反超 8t 而算力略低，规格差就是两本账的直接产物。背景量（官方口径）：TPU 出货 2026 年 430 万颗，官方口径 2027 年 1,000 万、2028 年 3,500 万+；Google 2026 capex $175-185B。
主判断入口：8t 与 Broadcom 设计，8i 与 MediaTek 设计。双供应商进入旗舰芯片分工，为什么推理这颗给 MediaTek——成本、制程容忍度、Tensor 合作史三个候选解释（§五 判断二）。与 Intel 篇互链一句：Crescent 用 LPDDR5X 绕 HBM，8i 为负载形状拆芯片，两条路线在「decode 缺什么」上分岔。与网络篇互链：Broadcom 一侧是 8t 设计伙伴，另一侧在会场发 Thor Ultra NIC，双现。
四、Cerebras CS-4：晶圆级机架化（对照组）
对照组的规格与冷水已在前文；这里拆机架工程。
Nexus 机架把三颗 WSE-3T（单颗 250 PFLOPS、44GB 片上 SRAM、43.2PB/s）编进一个机架域：供电、散热、维护域按三晶圆一组重构，晶圆到晶圆 2μs、每 wafer 2.4Tb/s 的互连（官方口径）把三颗合成一个 750 PFLOPS、129.6PB/s 的逻辑单机。750=3×250、129.6=3×43.2，算术自洽。Register 的质疑照录：WSE-3T 与 WSE-3 同硅片提速，dense FP16 估算约 25 PFLOPS（10× sparsity 假设），带宽数字的纸面性存疑。它在本篇的价值是给前三节一个极限参照：MTIA 用 chiplet 分摊成本、MAIA 用系统级整合、TPU 用负载分形，Cerebras 把内存带宽与计算的物理距离压到零——带宽逻辑推到底的物理极限样本。CS-4 vs CS-3 官方口径 2× tokens、10× tokens/watt，CS-5、CS-6（3D wafer-scale DRAM 堆叠）已排路线图；本季度出货是判断三的跟踪点之一。
SambaNova SN50：SambaNova 第五代 RDU 为 agentic 推理设计，三层存储架构，scale-out 至 32K RDU，2026 年 2 月发布、下半年出货。官方定位原话总览已留档（推理是数据搬运与内存优化问题）。
五、判断与跟踪点
判断一：云自研第二代是产业转折，机制在三层成本结构。 总览那句「从降本试水走到承载旗舰负载」是位置判断（不重立，衔接总览），本篇给时间点的经济解释：其一，摊销：第一代的流片、验证、生态成本缺摊薄对象，第二代复用 IP 与软件栈，单代成本曲线第一次向下走；其二，软件栈成熟：一代生产环境的磨合（编译器、调度、运维）是定制芯片承载旗舰的前提，三家云全部跨过了这道坎；其三，负载确定性：GPT-5.2、Copilot、推荐+GenAI 给了按形状定制的确定性，TPU 敢拆两颗正因此。三个条件同时成立，是「现在」区别于过去五年任何时点的地方。
判断二（主判断）：双供应商是第二代最值得盯的新变量。 ①成本结构：第二供应商改变对单一设计伙伴的议价位置；②制程容忍度：推理芯片带宽导向，对制程窗口的要求与训练的算力导向不同（候选解释，待证）；③Tensor 合作史：MediaTek 与 Google 在端侧芯片已有多年协作，信任与接口成本前置清零。8i 给 MediaTek 若被后续部署验证，云自研的供应链图会跟着改写。
判断三：TCO 待验是最大变数。 MAIA 的 +30% 是自报口径（分母为 fleet 混装基线，§二 精读），2027 财报 TCO 是总览跟踪点③的到期日（衔接总览）。本篇加三个增量跟踪点：MTIA 450/500 的节点动向（Meta 押注的续集）、CS-4 本季度出货兑现（对照组的商业成色）、MAIA fleet 占比信号（承载旗舰的实证）。
后续关注点：① 微软 2027 财报 TCO 拆分；② CS-4 本季度出货；③ MTIA 450/500 节点动向；④ MAIA fleet 占比；⑤ TPU 现场专文落地后 CAE 口径钉死。
前瞻承诺：CS-4 出货、微软 2027 财报 TCO、TPU 现场专文三个节点，我们回来对账。
数据截止 2026-08-27。规格来自各家官方材料与 Hot Chips 2026 现场报道；自报口径与单源转述已在文中标注。
延伸阅读：Hot Chips 2026 总览 · 内存墙四路进攻 · Intel 三连发 · AI 工厂五张网