2026 年 7 月 23 日，AMD 在 Advancing AI 2026 上发布了 Helios 机架级 AI 平台。72 颗 MI455X、31TB HBM4、UALoE（Ultra Accelerator Link over Ethernet）scale-up 互连，加上 Anthropic 2GW 大单和 50 亿美元战略投资。这是 AMD 第一次在超节点尺度上正面叫板 NVIDIA。问题是：用以太网做 scale-up 的工程路线，能不能真正威胁 NVLink 的护城河？
一、Helios 是什么：机架即系统
1.1 产品定位
Helios 不是一台服务器，而是一套以整个机架为交付和运行单元的 AI 基础设施参考设计。AMD 将其定义为"首个机架级 AI 参考设计"，基于 Meta 提交给 OCP（Open Compute Project）的 Open Rack Wide（ORW）标准。AMD 不直接卖整机，而是向 OEM/ODM 合作伙伴开放参考设计，由后者完成产品化和交付。
这和 NVIDIA 的 Kyber 机架策略形成对比。NVIDIA 的机架方案更封闭，从 GPU 到网络到软件栈全部自研自控。AMD 选择走开放参考设计路线，把自己定位为组件供应商和架构定义者，而不是系统集成商。
1.2 物理结构
一套 Helios 的物理组成：
- 18 个计算托盘，每个托盘 4 颗 MI455X GPU + 1 颗 EPYC Venice CPU
- 6 个交换托盘，运行 UALoE scale-up fabric
- 全液冷，每颗 GPU 覆盖铜制液冷冷板
- 整机架约 5000 磅（2268 公斤），功耗 225-245kW
- OCP Open Rack Wide 双宽机架形态
机架级聚合规格：
| 维度 | 数值 |
|---|---|
| GPU 数量 | 72 颗 MI455X |
| 机架总显存 | 约 31TB HBM4 |
| 聚合显存带宽 | 约 1.4PB/s |
| 峰值算力 | 2.9 EFLOPS FP4 / 1.4 EFLOPS FP8 |
| Scale-up 带宽 | 260TB/s（双向聚合，72 × 1.8TB/s 双向） |
| Scale-out 带宽 | 43TB/s（聚合） |
| 主机 CPU | 18 颗 EPYC Venice（Zen 6，最高 256 核） |
| AI NIC | AMD Pensando Vulcano 800Gbps |
1.3 三代路线图
AMD 同时公布了超节点的三代路线图：
- Helios（2026）：MI455X + Venice + Vulcano + Salina
- Helios 500（2027）：MI500 系列 + Verano + Como + Monza
- Helios 600（2028）：MI600 系列 + Ferrara + Palma + Levanzo
每年一代的节奏直接对标 NVIDIA 的年更策略。
二、MI455X：和 Rubin 的逐项对比
2.1 核心规格
MI455X 基于 CDNA 5 架构，3200 亿晶体管，采用 Chiplet 设计：
- 8 个 XCD（加速器复合芯粒），台积电 2nm（N2 GAA）工艺
- 2 个 FCD（Fabric 与缓存芯粒）+ 2 个 IOD（I/O Die），台积电 3nm（N3P）工艺
- CoWoS-L 先进封装，12 组 HBM4 堆叠
与 NVIDIA Vera Rubin GPU 的逐项对比：
| 维度 | AMD MI455X | NVIDIA Vera Rubin | 谁领先 |
|---|---|---|---|
| HBM 容量 | 432GB HBM4 | 288GB HBM4 | AMD 多 50% |
| HBM 带宽 | 23.3TB/s | 22TB/s | AMD +6% |
| FP4 峰值算力 | 40 PFLOPS | 50 PFLOPS | NVIDIA +25% |
| FP8 峰值算力 | 20 PFLOPS | 17.5 PFLOPS | AMD +14% |
| 制程 | XCD 2nm + IOD 3nm | 台积电（具体节点未公开） | AMD 宣称首颗 2nm GPU |
| 晶体管 | 3200 亿 | 未公开 | - |
| 互连 | UALoE 36 链路 × 400Gb/s，单 GPU 1.8TB/s 双向 | NVLink 5，单 GPU 1.8TB/s 双向（NVIDIA 公开数据） | 双方持平 |
2.2 架构变化
CDNA 5 相对 CDNA 4 有几个关键变革：
计算单元重命名：CU（Compute Unit）改为 WGP（Work Group Processor），256 个 WGP。Wave64 改为 Wave32，降低指令延迟和寄存器压力，更适合延迟敏感型推理任务。
缓存重构：不再使用前代的大容量无限缓存，改为每 FCD 96MB、总计 192MB 共享 L2 缓存（6 倍增长）。每个 WGP 的本地数据存储（LDS，Local Data Store）翻倍至 384KB。
多播读取：新增多播内存操作，单次内存读取可同时广播至多个 WGP，减少冗余内存流量。Tensor Data Mover 新增 LDS 与 DRAM 之间的直接传输能力，无需经过中间寄存器。
这些改进指向一个方向：推理场景的数据搬运效率。AMD 不是在纯算力上和 NVIDIA 拼晶体管堆叠，而是在数据移动路径上做优化。
2.3 显存优势的战略意义
432GB vs 288GB 的显存差距不只是规格数字。在大模型推理场景中，显存容量决定了单次加载的模型分片大小。更大的显存意味着：
- 更少的跨 GPU 通信开销（模型分片更少）
- 更大的 KV Cache 空间（支持更长上下文、更多并发请求）
- MoE 模型的专家权重更多可以常驻显存
72 颗 MI455X 聚合 31TB 显存，比 72 颗 Rubin 的 20.7TB 多 50%。在大规模推理部署中，这个差距是实质性的。
三、UALoE：用以太网做 Scale-Up 的工程赌注
3.1 什么是 UALoE
UALoE（Ultra Accelerator Link over Ethernet）是 Helios 最关键的技术赌注。
UALoE 的核心思想是：用标准以太网物理层和交换芯片，承载 UALink 协议（Ultra Accelerator Link，UALink Consortium 制定的开放加速器互连标准）。每颗 MI455X 配备 36 条 UALoE 链路，每条 400Gb/s，单 GPU 双向 scale-up 带宽 1.8TB/s，与 NVIDIA NVLink 5 公开的单 GPU 1.8TB/s 双向带宽持平。72 颗 GPU 通过 6 个交换托盘组成统一地址空间。
3.2 三条 scale-up 工程路线对比
当前业界有三条主流的 scale-up 工程路线：
| 维度 | NVIDIA NVLink | 华为 SD85 交换芯片 | AMD UALoE |
|---|---|---|---|
| 协议 | NVLink（专有） | 自研协议 | UALink over Ethernet（开放） |
| 交换芯片 | NVSwitch（专有） | SD85 L1/L2 两层交换 | 标准以太网交换芯片 |
| 物理层 | 铜缆 + 光互联 | 铜缆 | 以太网（铜缆/光纤） |
| 生态 | NVIDIA 封闭 | 华为封闭 | OCP / UALink 开放 |
| 单 GPU scale-up 带宽 | 1.8TB/s 双向 | 未公开 | 1.8TB/s 双向 |
| 机架规模 | 72 GPU（NVL72） | 384 GPU（两层交换） | 72 GPU |
NVIDIA 的 NVLink 是最成熟的方案。专有协议 + 专有交换芯片，性能最优，但整个 scale-up 域被 NVIDIA 完全锁定。华为 SD85 用自研交换芯片实现了 384 卡互连，在 scale-up 域的规模上领先，但同样是封闭生态。
AMD 选择了一条不同的路。UALoE 用标准以太网交换芯片承载 UALink 协议，理论上任何符合 UALink 标准的交换芯片都可以参与。和当年 x86 替代 RISC 服务器、Linux 替代 Unix 的逻辑相似。
3.3 以太网做 scale-up 的工程代价
用以太网做 scale-up 不是免费的午餐。以太网交换芯片是为通用网络设计的，不是为 GPU 间的高频、低延迟、大流量通信优化的。主要挑战：
延迟：商用以太网交换芯片端口到端口延迟通常 200-500ns，NVSwitch 据公开数据在 10-30ns 量级。在大模型 AllReduce 这种对延迟敏感的操作中，差距会累积。
流量管理：GPU scale-up 流量以大象流（大块数据传输）为主，需要无损以太网（PFC，基于优先级的流量暂停机制；ETS，Enhanced Transmission Selection，带宽分配机制）支持。以太网交换芯片的 buffer 管理和流量工程能力，能不能匹配 GPU 间通信的 bursty pattern，需要实测验证。
一致性模型：NVSwitch + NVLink 实现了 GPU 间的缓存一致性，CUDA 编程模型可以直接做跨 GPU 内存访问。UALoE 是否实现了硬件级一致性，还是依赖软件层做协调，对编程复杂度有直接影响。
AMD 引入了分离式 DMA 架构来缓解这些问题：前端单元自动将传输请求拆分并分配至 UALoE 接口的后端单元，通信库无需感知底层拓扑。这减少了对上层软件的侵入，但底层延迟和一致性的物理限制仍在。
3.4 UALoE 协议栈：FLIT 交换跑在以太网上
要理解 UALoE 的工程选择，需要拆开看它的协议栈结构。
UALink 协议采用 FLIT（Flow Control Unit，流控制单元）交换，不是传统以太网的变长 Packet 交换。两者的核心差异：
| 维度 | 传统以太网 Packet | FLIT 交换 |
|---|---|---|
| 数据单元 | 变长帧 64B-16KB | 定长 FLIT（UALink 1.0 规范定义的 FLIT 大小为 256 Byte） |
| 缓冲区 | 大包需要大缓存 | 小容量切片缓冲，低延迟 |
| 流水线 | 解析包头→路由→转发 | 切片并行处理，单周期转发 |
| 头部处理 | 头部与数据一体传输 | Header FLIT 与 Data FLIT 分离 |
UALink 的 FLIT 交换与 NVLink、PCIe 属于同一技术类别。它们都针对 GPU/xPU 互连设计，区别于通用以太网的 Packet 交换。FLIT 交换的优势是低延迟和高吞吐，代价是灵活性低于变长 Packet。
UALoE 的核心创新是把 UALink 的 FLIT 交换跑在以太网的物理层（PHY）上。这意味着：
- 物理层复用以太网的 SerDes、光电转换、线缆生态（成熟、低成本、多供应商）
- 链路层及以上用 UALink 的 FLIT 协议（低延迟、针对 GPU 优化）
- 交换芯片需要支持 FLIT 转发，不是标准以太网 L2/L3 转发
UALink 的设计目标是将处理集中在交换机端，降低 xPU 端的协议开销（面积和功耗）。这对 GPU 厂商有利——不需要在 GPU 封装内塞入大型网络控制器。
UALink 的路线图（来源：UALink Consortium 公开信息及 AMD Advancing AI 2026 技术演讲）：
| 版本 | 规范状态 | 对应硬件预期 |
|---|---|---|
| UALink 1.0 | 已发布 | 交换机/加速器 2026 底-2027 初 |
| UALink 2.0 | 已发布（含 4 份规范文档） | 硬件 2027 底-2028 初 |
| UALink 3.0 | 预期 2027 公布 | 硬件再延后一年 |
Helios 用的 UALoE 基于 UALink 1.0。这意味着 Helios 的 scale-up fabric 在协议成熟度上是第一代产品，和 NVLink 5（NVIDIA 经过五代迭代的成熟产品）不在同一阶段。
3.5 字节 EthLink：另一种以太网 scale-up 路线
字节跳动在 2025 年发布了《GPU Scale-up 互联技术白皮书》，提出自研的 EthLink 协议。和 AMD 的 UALoE 一样，EthLink 也基于以太网构建，但协议栈设计有显著差异。
EthLink 协议栈分两层：
- Scale-Up 语义层：包括上层 GPU 操作和 Scale-up 事务层。GPU 操作支持 Load/Store（同步，小块数据传输，延迟敏感）和 RDMA（异步，大块数据传输，带宽优先）双语义。事务层定义 Memory Read、Memory Write 等操作，类似 PCIe 的事务模型。
- Scale-up 网络层：负责以太网物理传输，做了几项关键优化：
- LLR（Link Layer Retry，链路层重传）实现可靠传输
- CBFC（Credit-Based Flow Control，基于额度的流量控制）实现无损网络
- 优化报文头 OEFH（Optimized Ethernet Frame Header，优化的以太网帧头部）提升有效负载率
- RS-272 FEC（前向纠错）选择低延迟编码方案
EthLink 的关键设计决策：
Cache Coherency（缓存一致性）由系统软件保证，不由网络硬件保证。这里的一致性指多 GPU 间的缓存副本一致：NVLink 通过硬件协议（类似 MESI 的扩展）在 GPU 间维护一致性，EthLink 则把责任交给系统软件，由系统软件通过 cache flush/invalidate 或内存屏障（memory barrier）操作来保证一致性。代价是软件开销和延迟增加，好处是网络硬件简化。
双语义模型：Load/Store 路径用于 GPU 计算引擎直接发起的同步访问，延迟在百纳秒级，数据量小（32/64 bit 地址宽度）。RDMA 路径用于 RDMA Engine 发起的异步传输，带宽优先，数据量大（Cache Line 级 64-256 Byte 到大块数据）。两条路径并行工作，形成流水线。
最大支持 1024 个 GPU 节点，远超 Helios 的 72 和 NVL72 的 72。
3.6 四条 scale-up 协议路线对比
把 NVLink、UALoE、EthLink 和华为自研协议放在一起做协议级对比：
| 维度 | NVLink 5 | UALoE (AMD) | EthLink (字节) | 华为 SD85 |
|---|---|---|---|---|
| 交换类型 | FLIT | FLIT over Ethernet PHY | 变长 Packet + 优化头 | 自研协议 |
| 语义模型 | Load/Store + Cache Coherent | Load/Store（推断） | Load/Store + RDMA | 未公开 |
| 一致性 | 硬件级 | 未明确¹ | 软件保证 | 未公开 |
¹ UALink 1.0 规范中的一致性定义尚未公开完整细节，此处基于当前可用信息标注。 | 可靠性 | 链路层重传 | 链路层（FLIT） | LLR + CBFC | 未公开 | | 最大域 | 72 GPU | 72 GPU (Helios) | 1024 GPU | 384 GPU | | FEC | 轻量 | 跟随以太网 | RS-272 低延迟 | 未公开 | | 生态 | NVIDIA 封闭 | UALink Consortium 开放 | 字节主导，拟联合产业伙伴 | 华为封闭 | | 成熟度 | 第五代量产 | 第一代（2026底交付） | 白皮书阶段 | 已部署 |
华为 SD85 因信息封闭，多项规格无法获取，此处仅列已公开信息。
几个关键判断：
一致性是最大的分化点。NVLink 的硬件级 Cache Coherence 让 CUDA 编程模型可以直接做跨 GPU 内存访问，上层软件无需操心。EthLink 明确选择了软件保证一致性的路线，降低网络硬件复杂度，但增加了软件开销。UALoE 的一致性策略 AMD 未完全明确，这是一个待验证的关键点。
交换类型决定了延迟天花板。FLIT 交换（NVLink、UALoE）在常规设计中比变长 Packet 交换（EthLink、标准以太网）延迟更低。EthLink 通过优化报文头和选择 RS-272 FEC 来缩小差距，但物理上 FLIT 的单周期转发优势还在。这就是 UALoE 选择 FLIT over Ethernet PHY 而不是直接用以太网 Packet 的原因。
最大域规模。EthLink 的 1024 GPU 和华为的 384 GPU 在 scale-up 域规模上远超 Helios/NVL72 的 72。对于超大模型训练（需要更多 GPU 参与同一 AllReduce），更大的 scale-up 域可以减少跨域通信。但域规模和单 GPU 带宽之间存在物理约束：交换芯片的端口数和聚合带宽是有限的。
成熟度差距明显。NVLink 已经到第五代，UALink 1.0 是第一代，EthLink 还在白皮书阶段。从首次交付到形成有说服力的大规模部署案例，通常需要 12-18 个月的验证周期。这意味着即使 UALoE 和 EthLink 的设计理念更先进，在 2027 年下半年之前都不太可能在实际部署中形成对 NVLink 的实质性挑战。
3.7 开放 vs 封闭的生态赌注
AMD 的 UALoE 赌的是一件事：足够多的厂商不想被 NVIDIA 的 scale-up 生态锁定。
UALink Consortium 的成员包括 Google、Meta、Microsoft、Intel 等，AMD 是核心推动者之一。这些公司都有两个共同特征：一是运营超大规模 AI 基础设施，二是不愿意把 scale-up 域完全交给 NVIDIA。
如果 UALoE 成功，scale-up 层会从"NVIDIA 独占"变成"开放标准 + 多供应商"。这对 AMD 有利，对以太网交换芯片厂商（Broadcom、Marvell）有利，对云厂商自研芯片也有利。
如果 UALoE 失败，NVIDIA 的 NVLink 护城河会进一步加深。因为 scale-up 域一旦锁定在 NVLink，GPU 选型、网络架构、软件栈全部绑定，客户迁移成本极高。
四、竞争格局：MI450 能不能真的抢市场
4.1 Anthropic 大单的信号
AMD 与 Anthropic 的合作协议是 MI450 获得的最重要的客户验证：
- 最多 2GW 的 MI450 系列算力，2027H1 开始交付
- AMD 向 Anthropic 战略投资最高 50 亿美元
- Anthropic 当前主力算力来自 Google TPU 和 NVIDIA GPU
这笔交易的信号意义大于数字本身。Anthropic 是当前最先进的 AI 模型公司之一（Claude 系列），它的算力选型对整个行业有风向标作用。选择 AMD 意味着：
第一，AI 公司开始认真对待算力供应链多元化。Google TPU + NVIDIA GPU + AMD MI450 的三源供应链，比单一供应商的议价能力和供应安全性都好。
第二，MI450 的推理能力获得了顶级客户的认可。训练能力的验证还需要时间，但推理场景（高显存、高带宽、低成本 Token 产出）是 AMD 已经可以竞争的战场。
第三，50 亿美元投资绑定的是长期合作。AMD 不只是卖卡，而是在押注 AI 算力基础设施的格局重写。
4.2 训练：最大的悬念
AMD 官方口径是 MI455X 同时面向训练和推理。但行业内都知道，MI 系列在训练场景的验证远不如推理场景充分。
训练对 GPU 的要求不只是峰值算力，还包括：
- 长时间稳定运行的可靠性（训练任务动辄跑数周）
- 通信库的成熟度（NCCL 对 ROCm 通信库的压倒性优势）
- 框架支持深度（PyTorch / JAX 对 CUDA 的深度优化）
- 调试和性能分析工具链
CUDA 生态经过十几年积累，在训练场景的工具链成熟度上仍然领先 ROCm 不少。Signal65 的独立测试显示 MI355X 在推理吞吐上接近甚至超过 B200，但训练场景的公开基准数据几乎没有。
Anthropic 大单的关键测试就在这里：如果 MI450 能在 Claude 的训练中证明自己，AMD 就不只是"推理替代品"，而是真正的"双场景平台"。这个验证最早要到 2027H1 交付后才能看到结果。
4.3 成本经济学
AMD 在发布会上使用 Kimi K2 Thinking 模型进行了一组 TCO 建模演示。在 AMD 声称的最佳场景下，Helios 每美元 Token 产出比 NVIDIA Vera Rubin NVL72 高 30%。单 GPU Token 吞吐高出 10-15%。
这些数字来自 AMD 自己的建模，基于预生产系统和价格假设。量产后的实际表现有待验证。但方向是合理的：更大的显存容量 + 更高的 FP8 算力 + 开放参考设计带来的 OEM 竞争，在成本结构上对 AMD 有利。
NVIDIA 的溢价来自生态锁定和品牌。如果 AMD 能在推理 TCO（Total Cost of Ownership）上证明 30% 的优势，对成本敏感的部署场景（主权 AI、企业推理、边缘训练）会有实质吸引力。
4.4 NVIDIA 的回应
NVIDIA 不会被动等待。Rubin 已经在加速推进，Vera Rubin NVL72 是直接对标 Helios 的产品。NVIDIA 的优势在于：
- CUDA 生态的不可替代性（训练场景）
- NVLink + NVSwitch 的成熟度和性能
- 从芯片到机架到软件的全栈整合能力
- 客户关系和开发者社区
NVIDIA 的风险在于：UALink Consortium 目前已有 Google、Meta、Microsoft、Intel 等成员，如果开放标准获得足够多的采纳者，专有互连长期面临开放标准的侵蚀压力。
五、和 WAIC 超节点系列的关联
在 WAIC 2026 系列分析中，我们建立了超节点的 L1-L4 成熟度分级框架（详见此前发布的 WAIC 超节点企业决策分析）。把 Helios 放进这个框架，与华为 SD85 超节点和灵衢全栈对比：
| 维度 | Helios | 华为 SD85 | 灵衢（华为全栈软件） |
|---|---|---|---|
| Scale-up 协议 | UALoE（开放标准） | 自研（封闭） | 内核重构（封闭） |
| 交换拓扑 | 6 交换托盘，72 GPU | L1/L2 两层，384 GPU | MoE 数据流优化 |
| 生态开放性 | OCP 参考设计，OEM/ODM 可参与 | 全栈自研 | 全栈自研 |
| 验证状态 | 2026 Q3 末开始交付 | 已部署 | 已部署 |
| 编程模型 | ROCm（开放） | CANN（开放中） | openFuyao（建设中） |
Helios 在开放性维度上是最高的：开放参考设计、开放互连标准、开放软件栈。但开放性不等于成熟度。ROCm 相对 CUDA 的差距是真实存在的，UALoE 相对 NVLink 的性能差距也是真实存在的。
从企业决策角度看，Helios 的价值在于：它给了客户一个不选 NVIDIA 也能做超节点 scale-up 的可行方案。这个"可选项"的存在本身，就会改变 NVIDIA 的定价权和客户谈判的筹码。
结论
AMD 用 Helios 做了一件正确的事：在 NVIDIA 最强的领域（scale-up 互连）提供了一个基于开放标准的替代方案。UALoE 不是性能最强的 scale-up 方案，但它是第一个有顶级客户背书（Anthropic 2GW + Microsoft）、有完整全栈（GPU + CPU + NIC + DPU + 软件）、有开放生态（OCP + UALink）的 NVLink 替代品。
MI455X 的规格在显存维度上确实领先 Rubin（432GB vs 288GB），在 FP8 算力上也领先（20 vs 17.5 PFLOPS）。但 FP4 峰值算力落后（40 vs 50 PFLOPS），训练场景的生态差距更大。
核心判断：Helios 不会在短期内取代 NVLink 的统治地位。但它在推理场景和高性价比部署中打开了缺口，而 Anthropic 大单给了这个缺口第一个重量级验证。真正的胜负在训练：如果 MI450 能在 2027 年的 Claude 训练中证明自己，AMD 就从"推理替代品"升级为"双场景平台"，AI 芯片格局会实质改变。
UALoE 的长期意义可能超过单颗 GPU 的胜负。如果以太网做 scale-up 被验证可行，NVLink 的专有互连护城河就会被逐步侵蚀。这不是一代产品的胜负，而是平台路线之争。
参考来源：AMD Advancing AI 2026 官方发布、AMD 官方产品页面、超能网/IT之家/快科技技术拆解报道、ZAKER/智东西现场报道、Signal65 独立测试报告。MI455X 规格来自 AMD 官方，Rubin 规格来自 NVIDIA 官方公布。性能对比数据基于双方公开的峰值理论值。数据截止 2026 年 7 月 29 日。