引子
Agent 工作流的第一瓶颈，长在了 CPU 上。大模型每生成一段输出，都要先经过一条串行链：Python 解释执行、沙箱调度、工具调用、多轮控制流，前一步的输出是后一步的输入。GPU 的算力再充沛，也要等 CPU 把下一轮 prompt 准备好——集群的有效算力（duty cycle）就卡在这条链上。NVIDIA 的官方负载分解把这件事说得很直白：编排落在 CPU，记忆横跨 CPU、DPU、CUDA、LLM 与网络，安全落在 CPU 与 DPU。
总览篇立过四个方向，CPU 编排层是唯一还没有写的。本届六场 CPU 演讲集中给出了答案：五颗服务器 CPU 在回答同一个问题，推理时代的服务器控制面应该长什么样。答案已经高度市场化：卖点从主频转向每机架核数、每核带宽和部署成本。第六颗 Wildcat Lake 是客户端入门芯片，回答的是另一道题（成本普惠，细节在 Intel 篇）。
把这五份答案拆开，其实是四道题：串行、功耗、面积、生态。串行瓶颈怎么解，内存功耗怎么分配，先进制程的面积怎么花，软件生态的壁垒怎么破；四个问题各自成章，也互相咬合。
一、串行瓶颈：为 Agent 重造前端的两条路
Agent 负载对 CPU 微架构是三重挤压。解释执行是控制流密集型负载，分支密度高、跳转目标不规则；工具调用与图检索带来指针追逐和稀疏遍历，缓存命中率一降，流水线就开始等数据；多租户沙箱再叠上一层隔离需求。面对这样的负载，解法分成两条路：把前端做宽，或者把时钟拉高。
Vera 是宽体路线的完整答案，也是唯一明说为 Agent 设计的 CPU。它有 88 个 Olympus 自研核（Armv9.2，非公版 Neoverse）和 176 线程（SMT-X）。微架构上，10 宽的物理译码前端负责吞下控制流密集的指令流；自研神经网络分支预测器负责在乱跳的分支里猜对方向；图谱预取器盯住数组间接索引的访问模式，把图节点提前搬进缓存——图遍历与指针追逐，正是 Agent 负载里最伤流水线的两类访存。每核还有 6 条 128-bit SVE2 矢量管线（含双路加密单元），支持 FP8。微架构数字，我们只取两种来源：7 月发布的白皮书，以及 Hot Chips 现场披露，后者只有两三项，其中之一是 Spatial SMT 的 SPEC 2017 对照。
Spatial SMT 是这颗 CPU 里最有辨识度的设计。传统 SMT 是两个线程动态竞占同一套前端和发射队列，多租户 Agent 沙箱互为吵闹邻居（noisy neighbor），尾部延迟跟着抖。打个比方：传统 SMT 像两家人合用一套厨卫，Spatial SMT 把墙砌死，各用各的。单线程模式下全部资源归一个线程，冲单核性能；双线程模式下译码前端、发射队列和执行单元物理分区，各走各的通路。隔离的另一半是安全：Vera 是业界首个为相干设备使能 TDISP 的机密计算 CPU（官方口径），硬件信任边界从 CPU 一路延伸到 NVLink 上的 GPU。编排层延伸到哪里，安全边界就跟到哪里。
NVIDIA 给出的成绩单是：「agentic 任务」完成快 1.8 倍、能效 2 倍，对比传统 x86；SPEC CPU 2026 官方代理估算里 2P 得分 925，AMD Turin 是 898。这些是营销口径，成色要等独立复核。
IBM 走的是另一条路：频率。它在 2nm（GAA 级节点）上把基础频率做到 5.7GHz 以上，配 SMT-2。宽体用面积换每周期指令数，高频用时钟换每秒周期数。两条路指向同一个判断：串行链重新成为服务器 CPU 的第一约束。
二、内存功耗预算：功耗从内存转向计算
Vera 的内存设计里，比容量和带宽更关键的是功耗。8 条 SOCAMM2 模块跑 LPDDR5X-9600，聚合带宽 1.2TB/s，单插槽最高 1.5TB，满载内存功耗只有 30-40W（Hot Chips 现场引述）；对照的传统 RDIMM 阵列，普遍超过 100W。机架供电是硬预算，省下来的功耗不会闲置，会被 GPU 直接利用。压接式可插拔设计补上了运维短板：LPDDR 的能效和服务器内存的可维护性终于兼得，板载焊接的单点报废风险也被消除。
Arm 的答案是延迟。12 通道 DDR5-8800 提供总计 845GB/s 的聚合带宽（精确值 844.8），满载端到端访问延迟压在 100ns 以内，背后是全乱序内存调度引擎和防饥饿机制。每核 6GB/s 是 136 核 SKU 的数字；64 核 SKU 用核数换带宽密度，提高到每核 13GB/s。
Intel 的 Diamond Rapids 给出第四种方案：把传统路线做到极限。16 内存通道，把带宽与容量堆到机架编排需要的量级。Vera 为了功耗离开这条路线，Intel 为了带宽留在原地，两者方向相反（Diamond Rapids 的部署细节见 Intel 篇）。
IBM 把这个约束挪出了 CPU 域。96GB HBM3e、约 4TB/s，直连在第二代 AI 推理加速芯片组上，模型权重常驻加速芯片本地，官方口径较当前代的 LPDDR5 路线带宽约 20 倍。这组规格归属加速芯片组，并非 Z 主处理器的内存方案；主处理器一侧另有自己的高带宽缓存层级：36MB 私有 L2 每核、432MB 虚拟 L3、3.5GB 虚拟 L4。交易数据在缓存层级里转，模型权重在封装内的 HBM 里驻留，两个域各自独立。
内存子系统的竞争维度因此改变：不再比拼峰值带宽，而是比拼每瓦带宽效率。总览篇提出的内存墙方向，在 CPU 侧推进到了这一步。
三、封装三路线：先进制程面积的成本权衡
封装设计的物理约束很明确：SRAM 与模拟 I/O 在先进节点的微缩收益已经停滞，光罩面积又有上限。先进制程的每一平方毫米都是预算，这笔预算怎么花，三家给出了三种答案。
MONAKA 公开了面积预算的分配。2nm 计算芯粒的面积被压在总硅面积的 30% 以内（官方口径），大容量 LLC 整体剥离到 5nm SRAM 底片，Cu-Cu 混合键合 3D 堆叠。具体结构是 4 颗 36 核计算芯粒键合在 4 颗 SRAM 底片上，外加 1 颗 I/O 芯粒走硅中介层。布局里有一个值得注意的细节：LDO 这类模拟电路（2nm 微缩最差的部件）被放进 SRAM 底片，正好垫在浮点执行单元下方，per-core DVFS 的供电路径因此极短。MONAKA 提供两个 SKU：350W 风冷版基频 2.1GHz，500W 液冷版基频 2.9GHz；风冷版是留给存量机房的部署成本选项。
Arm AGI 是不分层的反例。两颗 N3P 芯粒全是先进制程，不做工艺分层，良率风险由冗余核吸收（140 核硬件、留 4 交 136，良率设计见 Intel 篇）。芯粒间互连资源反而极为充裕：UCIe 16×16 宏阵列跑 32GT/s，聚合 2TB/s，刻意超过本地内存带宽（845GB/s），让双芯粒达到接近单片的 NUMA 水平。用超过本地带宽的互联把跨片开销摊平，过配本身就是设计语言。
Vera 走第三条路：计算 die 保持单片，不做计算芯粒切分（完整封装为中介层上的 6 颗 die，目前只有一家现场记录到这个细节）。
Intel 的两颗芯片补上了另外两条路线。Diamond Rapids 把 3D 路线推上服务器主线：Foveros Direct 3D 直接键合让单位面积的 die 间带宽比传统凸块高出一个数量级，计算 die 与缓存、IO die 各自按合适工艺制造，再垂直合成 256 核与 1.28GB LLC——LLC 装进成熟工艺底片，正是分层路线的 Intel 版。Wildcat Lake 覆盖低成本一端：UCIe 有机基板进客户端，开放互连既服务先进封装的高带宽，也服务传统基板的成本敏感设计，2P+4E 的入门配置（NPU 17 TOPS，官方口径）面向的是另一类需求。这两颗的完整细节在 Intel 篇。
三条路线面对的是同一条物理约束，分岔在成本与规模的取舍上。AGI 证明了不分层的代价：全部硅面积都要按先进制程付费。
四、交付与生态破壁：从卖芯片到卖参考系统
Arm 第一次自己下场做整机芯片，交付形态跟着变了：从卖 IP 授权，到交付一套经过 N3P 与 UCIe 封装验证的参考系统。SKU 表本身就是市场判断：136 核定位性能，128 核定位 TCO，64 核定位每核 13GB/s 的最大带宽，同一颗设计覆盖三种市场。「Arm AGI 136 核 3.7GHz」这个流传甚广的写法，我们对照 Arm 官方 SKU 表核过，是两个 SKU 的拼接：136 核 SKU 最高 3.5GHz，3.7GHz 属于 64 核 SKU。生态侧，Meta 是 lead partner，Arm 管理层披露需求超 20 亿美元（FY27-28 口径）；官方机架参考 8,160 核，36kW 机架，1U 双节点与 2U 双路两种机型。
生态破壁最彻底的形态出现在 IBM。单个物理核心原生执行两套指令集，z/Architecture 与 AArch64 并发同跑，非大小核、非软件转译。ARM XML 规范被自动综合成译码逻辑，2,792 条 AArch64 指令与 239 个系统寄存器的映射获得硬件原生执行（239 这个数字仅见一家媒体转述），线程级 ISA 切换在纳秒级完成。工程延续性有一个直接证据：分支预测单元完全复用 Telum II。于是，在 z/OS 上跑了数十年的 CICS、DB2 交易代码，与云原生 Arm 容器，可以在同一个物理核、同一份 36MB L2 里共享执行——保住 Z 资产还是接入 Arm 生态，这道二选一被硬件取消了。AI 加速芯片组（16+1 冗余、FP4/MXFP4、较上代最高 4× TOPS）以 Linux 平台设备的身份对 Arm 生态开放，时延接近 Z 原生。
富士通的方式是收缩。A64FX 的 512-bit 专用 SVE 收敛到 256-bit SVE2 通用路线，超算专机转向企业市场。软件栈对齐的官方估算：PyTorch、oneDNN、OpenBLAS 提升 1.2 到 3 倍，vLLM、llama.cpp、OpenVINO 提升 2 到 3 倍，Milvus 与 PostgreSQL 做近存优化；CCA 主权平台把机密计算做成欧洲市场需要的形态。后续路线也已公布：Monaka-X 指向 FugakuNEXT，1.4nm 制程，由 Rapidus 在日本制造，加入 SME2，并经 NVLink Fusion 接入 NVIDIA GPU。
交付形态的名单里没有 Vera。缺席本身就说明了它的位置：生态直接继承自 NVIDIA 系统栈，不存在生态壁垒，也就不需要破壁。
指令集融合、交付升级、专用转通用，三种破壁形态的共同点只有一个：把软件生态的迁移成本从用户侧移走。
五、总结与判断
五颗服务器 CPU 面对的是同一个 Agent 负载。串行瓶颈让它们重新设计前端，内存功耗让它们重新分配功耗预算，先进制程面积让它们重新计算封装成本，生态壁垒让它们重新划定交付边界。至此，总览篇提出的四个方向全部完成。六颗芯片的关键规格与四道题落位，速查如下表。
判断一：Agent 负载让 CPU 微架构重新分化，宽体对高频，但只有 Vera 从微架构到安全边界端到端为 Agent 设计，其余是局部解。验证点：Arm AGI 的实际部署公告、Vera CPU 单卖后的第一份出货口径，这组事件同时验证 Intel 篇的三角判断；微架构轴独有的验证点，是 IBM 双 ISA 的落地节奏与各家二代产品是否延续分化。
判断二：内存功耗预算转移会在一到两代内成为 AI 工厂服务器的设计语言。SOCAMM2 把满载内存功耗压到 30-40W 量级，省出的上百瓦直接回流计算。验证点：下一代 Xeon 与 AGI 后续 SoC（路线图已承诺、未给时间表）是否跟进 LPDDR 路线。
判断三：封装分层会从工程实践变成行业纪律。MONAKA 的「先进制程面积 30% 以内」是本届唯一明说的官方口径，Diamond Rapids 的 3D 堆叠走同一条路；AGI 的全先进制程是现成反例，它自己就是验证点——二代若被迫分层，纪律即告成立。验证点：2027 年新发布芯片的工艺面积配比。
四道题答完，CPU 回到了牌桌。后续的看点，在各家的二代产品。我们盯四件事：AGI 部署公告、Vera CPU 出货口径、IBM 双 ISA 是否下放 LinuxONE 产品线、Monaka-X 与 FugakuNEXT 的规格落定（FugakuNEXT 约 2030 年运行）。