FMS 2026：存储层级正在被网络化

2026 年 8 月 4 日到 6 日，Santa Clara。Flash Memory Summit 的第 20 届。

这个会议现在叫 Future of Memory & Storage。3500 人、1500 家组织、350 个演讲人、100 个展商。改名不是品牌焕新——是整个行业承认旧的分类体系不够用了。当一个会议同时讨论 HBM 垂直堆叠、NAND 做 TSV 互联、SSD 被 GPU 直接访问、CXL 让内存跨服务器流动，"Flash Memory Summit" 这个名字确实不再准确。

但改名是表象。FMS 2026 真正的信号，是存储行业对自身架构的一次集体重新定义。过去一年，多个厂商不约而同开始描述一种不同于传统层级模型的存储架构。SK Hynix 和 Sandisk 的新标准 HBF（High Bandwidth Flash）在 HBM 和 SSD 之间插入了一个新介质层。Samsung 用 "open PCIe/CXL fabric architecture" 描述其 CXL 内存模组。NVIDIA 把 cuFile 和 SCADA 组合成 GPU 到 SSD 的直接访问通道。这些信号合在一起指向一个趋势：存储架构在同时经历两个变化——新的介质层在增加（HBF/zHBM），但层与层之间的硬边界在模糊化（CXL 让内存跨服务器流动、ICMSP 让 SSD 获得内存语义、SCADA 让 GPU 绕过 CPU 直接访问存储）。

理解这个转向需要三个维度：总线技术（用什么连接）、存储介质（网络上有哪些节点）、协议演进（谁控制调度）。

一、层级模型的裂缝

旧的存储层级模型是线性的：GPU 寄存器 → L2 缓存 → HBM → DDR → SSD。每一层有明确的带宽和延迟边界，数据在层与层之间搬运。这个模型从 1980 年代沿用至今，适合以 CPU 为中心的计算架构。

AI 推理打破了它。打破的方式不是一层层往上挤，而是同时从三个方向撕裂：

方向一：内存孤岛被打通。 传统服务器内存绑定在 CPU 的内存通道和 DIMM 插槽上。一台 8 卡 GPU 服务器的 2TB DRAM 分属两个 CPU socket，彼此 NUMA 跨插槽访问延迟翻倍。当 AI 推理需要 500GB+ 的 KV Cache 空间时，不是总容量不够，而是"够的那些内存分布在错误的节点上"。CXL（Compute Express Link，建立在 PCIe 物理层之上的缓存一致性互联协议）把内存从主板解放出来做成池化资源。FMS 2026 上，Samsung CMM-D、Marvell Structera、澜起科技 MXC 三家 CXL 控制器同时展出——产业链已经接近可部署状态。

方向二：SSD 不再是"块设备"。 当 NVIDIA 的 ICMSP（Inference Context Memory Storage Platform）把 SSD 定义为"KV Cache 的正式内存节点"，SSD 的角色从"存文件的容器"变成了"GPU 可以直接寻址的内存扩展"。铠侠 GP1 实现 1000 万 IOPS、512 字节粒度访问——这不是块设备的性能特征，这是内存的性能特征。

方向三：新的互联接口开始进入存储。 HBF 标准选用了 UCIe（Universal Chiplet Interconnect Express，通用芯粒互联标准）作为与处理器之间的接口——NAND 存储堆叠可以像 HBM 一样直接挂在处理器的封装内接口上。UCIe 不是唯一选择，HBF 联盟选它是因为它有行业共识基础；Samsung 的 zHBM 走的是自己的晶圆键合路线，NVIDIA 的 GPU-Direct SSD 走的是 PCIe。接口在分化，但方向一致：存储介质在往计算单元靠拢。

三个方向合在一起：内存可以被池化（CXL）、SSD 可以被当内存用（ICMSP）、存储介质可以直接连进封装（UCIe / zHBM）。层级模型的硬边界正在模糊化——介质之间的数据流动不再是"上一层满了溢到下一层"，而是由调度器根据延迟预算和成本约束选择最合适的节点。同时，新的介质层（HBF、zHBM）还在增加，光谱变得更密。层级模型描述不了这种结构。

Micron 在 FMS 期间给出了一个锚点数据：内存（含 HBM + DRAM + NAND）占 AI 服务器系统价值的比例，已经从三十年前的约 10% 增长到如今的接近 50%[^1]。WSTS 2026 年春季预测全球半导体市场 $1.51 万亿、同比增长 90%，存储芯片增长 249.5%；而 8 月 Q2 更新已将全年预测上调至 $1.655 万亿、同比增长 108%，存储芯片增长率进一步上调至 302%[^2]。三大原厂 2027 年 DRAM 和 HBM 产能已基本被战略客户锁定，NAND 预计 8 月内敲定明年配额[^3]。FMS 官方议程出现了 "The Memory Supercycle 2026–2028"。

当内存占系统成本一半，当存储芯片年增 302%，这个行业不再是 GPU 的配角。它在重新定义自己的架构。

二、总线技术：连接方式正在被重写

网络化存储的物理基础是总线技术。FMS 2026 上，三个层面的互联技术同时出现了代际跳变。

封装内：存储介质直接连进处理器

HBF 与处理器之间采用 UCIe 接口。这是存储第一次以"封装内标准接口"的形式与处理器连接——之前 NAND 永远在 PCIe 总线的另一端，隔着主机控制器。

UCIe 的意义在于标准化 chiplet 之间的物理连接：不同厂商制造的芯粒可以通过统一接口实现即插即用，就像 USB 标准化了设备接口。HBF 选择 UCIe，是因为它已经有行业共识基础，未来 HBM、存储堆叠、加速器裸片理论上都可以挂在同一接口体系下。但这不是唯一路线——Samsung 的 zHBM 用晶圆键合技术垂直堆叠在加速器上方，走的是 3D 集成路线；两条路都在缩短存储介质到计算单元的距离，但技术路径不同。

服务器内：CXL 3.2 从"外挂内存"走向"多主机共享"

CXL 的第一个版本解决的是"内存扩容"——给服务器外挂更多 DRAM。到了 CXL 3.2，核心能力变成了"多主机共享内存池"。

FMS 2026 上 CXL 产业链的状态：

CXL 在 AI 场景下的核心价值是解决"搁浅内存"问题。传统服务器内存绑定在 CPU 通道和 DIMM 插槽上，采购按峰值配置。结果是部分节点内存不足、另一部分长期闲置。DDR5 16Gb DRAM 芯片合约价从 2025 年 5 月的 $4.8 涨到 2026 年 5 月的 $37.5，一年涨了 681%。256GB DDR5 服务器内存模组突破 50000 元。在内存这么贵的时候，让它闲置是浪费，让它池化是必须。

CXL 内存池让多个 CPU 节点共享一组 DRAM 资源——AI 推理中的 KV Cache 是厂商反复强调的目标场景：热数据放 HBM，温数据放 CXL 内存池，冷数据放 SSD。CXL 让这种分层数据流动成为可能，而不需要为每个节点按峰值配置满载内存。

系统级：GPU 直接管理存储队列

NVIDIA 在 FMS 2026 上发布了 SCADA（Scaled, Accelerated Data Access）架构并开源了 cuFile API。这是系统级互联的一次权力转移。

传统模式下，GPU 读数据必须通过 CPU 调度——CPU 发起 NVMe I/O 请求、从 SSD 读到主机内存、再通过 PCIe 拷贝到 GPU 显存。这套路径在处理 AI 推理产生的大量 512 字节微小请求时，CPU 成为瓶颈：微秒级的延迟被放大，IO 资源率先耗尽。

SCADA 做的事是让 GPU 通过 cuFile 发起存储 I/O 请求，由 BlueField-4 DPU 负责实际的 NVMe 队列管理——GPU 发请求，BF4 执行，CPU 全程不参与数据搬运。实测数据：在数据分析任务中，SCADA 的速度是 CPU 触发模式的 5.3 倍，据中文媒体报道硬件成本最高可降低 21.7 倍[^4]。在美光展示的参考设计中（注意：这是 FMS 现场的概念验证 demo，使用 H100 GPU，与下文 Vera Rubin / BF4 的量产架构不同），3 颗 H100 GPU 驱动 44 块 PCIe Gen6 SSD，实现 2.3 亿次随机读 IOPS，单台服务器存储吞吐达到 118 GB/s。负责调度的那颗 CPU 在整个过程中几乎空闲[^4]。

硬件载体是 NVIDIA 基于 Vera BlueField-4 存储处理器打造的 STX 架构系统，计划 2026 年下半年商用。

三条总线技术，指向同一个结论：GPU 正在从 CPU 手中接管存储调度的控制权。 UCIe/zHBM 让封装内的存储直接连到处理器，CXL 让内存池脱离 CPU 独立存在，SCADA 让 GPU 绕过 CPU 直接管理 SSD。CPU 从"数据搬运的必经之路"变成了"一个可以选择性参与的协处理器"。

三、存储介质：网络上的不同价位节点

有了连接基础，下一个问题是：系统里有哪些介质节点？FMS 2026 的答案是——比以往任何时候都多，而且它们之间的边界在模糊化。

HBM4/HBM4E：封装内最高带宽节点

HBM 是延迟最低、带宽最高、单位容量最贵的介质。

三星在 FMS 2026 上公布了完整路线：HBM4 基于 1c DRAM 工艺 + 4nm 基底裸片，单堆栈 36GB、2048 I/O、带宽达 3300 GB/s；HBM4E 规格更高——单堆栈 64GB、16 层堆叠、带宽 4 TB/s、引脚速率 16 Gbps（比 HBM4 快 20%+），样品已向客户交付[^5]。HBM5 也已进入路线图。

HBF：介于 HBM 和 SSD 之间的新品类

HBF（High Bandwidth Flash，高带宽闪存）是 FMS 2026 最重要的一项新品类发布。

HBF 是什么： 把 NAND 闪存芯片用 TSV（Through-Silicon Via，硅通孔）工艺垂直堆叠，再用 UCIe 接口连接处理器。物理形态接近 HBM（垂直堆叠 + 标准化封装接口），但存储介质是 NAND 而非 DRAM。

关键参数： 两种容量配置——8 层堆叠和 16 层堆叠，最高 512GB。三个带宽等级——Grade 1 约 0.4 TB/s、Grade 2 约 1.2 TB/s、Grade 3 约 3.0 TB/s。

NAND 本身的访问延迟比 DRAM 高约一个数量级。HBF 的带宽优势来自极致的并行度——大量 NAND 通道通过 TSV 同时工作，以吞吐换延迟。这使得 HBF 适合对带宽敏感但对延迟容忍度较高的场景（如 KV Cache 的温数据层），而非对延迟极端敏感的热数据路径。

为什么重要： HBF 占据了一个此前空白的价格-性能区间（以下价格基于行业估算，HBF 尚未量产）。HBM4 的成本约 $20-40/GB，容量 36-48GB；QLC SSD 约 $0.05-0.10/GB，容量 100+TB。HBF 预估卡在 $2-8/GB、容量 256-512GB 的位置（HBF 尚未量产，价格为行业推测值）——比 HBM 便宜 5-10 倍，比 SSD 快两个数量级。UCIe 接口意味着它可以直接挂在 GPU 封装内，不需要经过 PCIe 总线。

HBF 标准由 OCP（Open Compute Project）发布，是行业开放标准而非企业私有标准。HBF 联盟已有 Google 和 Tenstorrent 加入。SK Hynix 计划 2027 年下半年推出 Grade 1 产品。

zHBM：Samsung 的 3D 集成路线

Samsung 在 FMS 2026 上展出了 zHBM 概念模型。与传统 HBM 和 AI 加速器并排放置不同，zHBM 通过先进晶圆键合技术将 HBM 垂直堆叠在 AI 加速器正上方。据三星介绍，该系统性能预计达 HBM5 的 8 倍，内存密度提升超 10 倍，能效提高 3 倍，热阻降低逾 50%。

zNAND-O 是 Samsung 面向端侧 AI 的方案——用 TSV 工艺把 NAND 垂直堆叠（4 层/8 层），兼顾高空间效率、低延迟与 I/O 性能。量产时间待定。

Samsung 的路线逻辑很清楚：它同时掌握 DRAM、NAND、晶圆代工和先进封装，是业内唯一的 IDM（集成器件制造商）。zHBM + zNAND-O + V10 + HBM4E + LPDDR5X-PIM（存内计算）+ 企业级 SSD，构成端到端封闭方案。

CXL 内存池：解决搁浅内存

CXL 内存池是"共享 DRAM 节点"。它不属于任何一台服务器，而是被多台主机按需分配。Samsung CMM-D MD310 支持 CXL 3.2 和 PCIe Gen6，提供 256GB 容量、72 GB/s 带宽，采用 EDSFF E3.S 形态。Marvell Structera 更进一步——通过 CXL 交换机提供亚微秒级访问延迟的共享内存池，容量达数十 TB 级。

GPU-Direct SSD：SSD 变成内存节点

铠侠 GP1 在 FMS 2026 上拿到 Best of Show 奖。GP1 是 PCIe 6.0 NVMe SSD，专为 GPU 直接访问优化：1000 万 IOPS、512 字节访问粒度、50 DWPD（厂商公布）[^6]。

NVIDIA 的 ICMSP 给 GP1 这类 SSD 提供了架构框架。ICMSP 定义了一个"G3.5 层"——以太网连接的闪存层，专为 KV Cache 优化，充当 AI Pod 的长期记忆。一个 Vera Rubin SuperPod 的 BF4 机架包含 16 个 2U 存储机箱，每个机箱 4 个 BlueField-4 存储单元，总计 64 个 BF4 + 9600TB NVMe SSD。BlueField-4 DPU 负责加速 KV I/O 和控制平面，通过 Spectrum-X 以太网和 NVMe-oF 协议提供 RDMA 连接。

ICMSP 的核心创新是一种运行在 BlueField-4 存储控制器上的专用 FTL（Flash Translation Layer，闪存转换层）软件，将 KV Cache 内存寻址转换为基于存储的寻址——对下发标准 NVMe 命令，对上暴露 KV Cache 寻址接口。这意味着 SSD 硬件本身不需要定制，智能在 DPU 层完成：它知道哪些数据属于同一个 attention head、哪些数据属于同一个 prefix cache 命名空间——512 字节粒度的访问、按 attention head 组织数据、按 prefix cache 命名空间管理生命周期。

效果数据：多轮 Agent 推理的首字响应时间（TTFT）缩短 82.7%，系统物理内存节省 67%[^4]。

NAND 介质迭代：容量层的物理基础

fabric 的最底层是高容量、低成本的存储介质。NAND 闪存的层数竞赛仍在继续，但关键变化不在数字，而在制造方式。

Bonding V-NAND / CBA 代表的是制造方式的代际跳变——不再靠单晶圆上无止境堆叠，而是分别制造再合体。这和先进封装领域 CoWoS / FOPLP 的逻辑一致：当单一技术路线逼近物理极限，用集成方式绕过去。

介质图谱：不是层级，是光谱

把这些介质放在一起看：

延迟从纳秒到百微秒连续分布，价格从 $50/GB 到 $0.05/GB 跨越三个数量级。介质之间的关系不是"上一层满了溢到下一层"，而是"调度器根据延迟预算和成本约束选择最合适的节点"。HBF 卡在 $2-8/GB 这个此前不存在的区间，就是这个光谱上新增的一个点。

四、协议演进：谁控制调度接口

物理连接和介质节点都有了。但谁来决定一段数据放在哪个介质上？谁来控制数据的搬运？这是协议层的竞争。

FMS 2026 暴露了三条正在交错的协议线。

cuFile + SCADA：GPU 接管存储调度

NVIDIA 开源 cuFile API 并发布 SCADA 架构，本质上是把存储调度的控制权从操作系统内核搬到 GPU 侧。

传统存储协议栈：应用 → 系统调用 → VFS → 文件系统 → 块设备层 → NVMe 驱动 → SSD。这条链路的设计假设是 CPU 主导 I/O。SCADA 把它截短了：GPU → cuFile → SCADA → NVMe 队列 → SSD。CPU 不在路径上。

这不只是性能优化，是架构权力的转移。当 GPU 直接管理 NVMe 队列，传统的文件系统语义（open/read/write/close）就不再是唯一的数据访问方式。GPU 可以用更原语级的接口直接寻址存储位置——这对 KV Cache 这种"不需要文件名、只需要键值寻址"的场景来说，去掉了一层不必要的抽象。

NVIDIA 同步拉来 Google、Intel、Meta 作为首批维护者，联合 40 多家存储厂商发起 Storage-Next 倡议。核心议题是：当 GPU 取代 CPU 成为存储访问主体，SSD 该怎么适配？重点优化 512 字节扇区的读写表现——传统 SSD 的最小管理单元（物理页）已达 8-16KB，而 KV Cache 的单次访问可能只有 512 字节——这意味着一次有效的 512 字节读取要搬动 16-32KB 物理数据，实际读取放大可能超过 30 倍。Intel 已加入开源组织并参与代码维护。cuFile 和 SCADA 从 NVIDIA 私有技术升级为行业通用标准。

ICMSP：SSD 获得内存语义

如果说 cuFile/SCADA 改变了 GPU 访问 SSD 的方式，ICMSP 则改变了 SSD 理解数据的方式。

传统 SSD 的 FTL 管理 LBA（Logical Block Addressing，逻辑块寻址）到物理页的映射。它不知道也不关心块里装的是什么数据。ICMSP 的专用 FTL 把 KV Cache 的语义引入了存储层：它知道哪些数据属于同一个 attention head、哪些数据属于同一个 prefix cache 命名空间、哪些数据可以被安全驱逐。

这意味着 SSD 从"通用块设备"变成了"推理专用内存节点"。数据组织方式从"块序列"变成了"KV 表 + 生命周期标签"。寻址粒度从 4KB 变成了 512 字节。访问模式从"文件读写"变成了"内存寻址"。

NVMe FDP：行业标准的数据放置

在 NVIDIA 推动 cuFile/SCADA 的同时，标准组织（NVMe 工作组）在推 FDP（Flexible Data Placement）。FDP 让 host 显式标记数据的放置位置和属性——比如 checkpoint 数据写入 SLC 层做 burst buffer，热数据写入 TLC 层做高性能访问，冷数据下沉到 QLC 层。

FDP 和 cuFile 不在同一层——cuFile 定义 GPU 如何发起存储访问，FDP 定义 SSD 如何安排数据放置。两者互补而非竞争。真正的竞争在于：NVIDIA 想让 cuFile 成为 GPU 访问存储的事实标准（像 CUDA 之于计算），而标准组织希望存储接口保持厂商中立。

核心判断：控制调度接口的人定义规则

三条协议线的竞争指向一个判断：存储架构的价值重心正在从介质层（介质是可替换的）转向调度层（调度决定了谁的话语权最大）。

NVIDIA 清楚这一点。它的策略是：cuFile 定义 GPU→SSD 的访问标准，ICMSP 定义 SSD 内部的 KV Cache 管理语义，Storage-Next 倡议定义下一代存储设备的行业规范。三条线合在一起，NVIDIA 在试图成为存储调度层的事实标准制定者。

和它在计算层做 CUDA + UALink 观察员的策略完全一致。控制调度接口的人定义规则——这个判断依然成立。

五、产业分叉：三条路线的博弈

把信号拼在一起，FMS 2026 暴露了一个产业级分叉：不同厂商对存储架构的构建路径有根本分歧。

Samsung：封闭整合路线

Samsung 同时掌握 DRAM、NAND、晶圆代工和先进封装，是业内唯一的 IDM。它的路线是端到端封闭：zHBM（垂直堆叠 HBM）+ zNAND-O（TSV NAND 堆叠）+ V10 BV-NAND + HBM4E + LPDDR5X-PIM + 企业级 SSD，构成私有全栈。

优势：能做别人做不了的集成（zHBM 性能达 HBM5 的 8 倍、密度超 10 倍）。 劣势：封闭路线历史上常输给开放联盟。zHBM 计划 2029 年量产，比 HBF 晚 12-18 个月。

OCP / HBF 联盟：开放标准路线

SK Hynix + Sandisk 主导，OCP 发布，Google 和 Tenstorrent 加入。HBF 标准从启动到发布只用了 6 个月——这是开放联盟的速度优势。

路线逻辑：不追求私有集成，而是定义开放标准让多厂商跟进。HBF 用 UCIe 通用接口、NAND 做介质、OCP 做生态。规格保守（Grade 1 最高 0.4 TB/s），但标准化带来的生态势能可能后发制人。

NVIDIA：平台协同路线

NVIDIA 不造介质（不造 HBM、不造 NAND），但它定义调度规则。cuFile + SCADA + ICMSP + Storage-Next 倡议——NVIDIA 在存储调度层的位置，和它在计算层做 CUDA 的位置一样：不做硬件，做规则。

铠侠 GP1 的 NVIDIA 专场是信号：GPU-Direct SSD + ICMSP 的组合让 NVIDIA 拥有了从计算到存储的完整垂直整合叙事。但它没有 DRAM 产能，没有 NAND 产能，需要依赖合作伙伴。

镜像计算行业

Samsung 封闭整合 ≈ Apple 的垂直整合；OCP/HBF 开放标准 ≈ UALink 联盟；NVIDIA 平台协同 = NVIDIA 自己在计算层的策略——控制调度接口，不碰介质制造。

NVIDIA 在存储层的策略更复杂——它同时在两边下注。cuFile/ICMSP 是 NVIDIA 自己的存储接口护城河，和 HBF 联盟没有直接关系。这意味着 NVIDIA 在存储架构中扮演了"规则制定者"（cuFile 定义 GPU-SSD 接口标准）和"生态参与者"（在 HBF 联盟外保持独立）两个角色。

中国产业链方面，FMS 2026 floor plan 覆盖完整链条：YMTC（NAND 原厂）、DapuStor/Memblaze/Longsys（企业级 SSD）、InnoGrit/YEESTOR/Silicon Motion（SSD 控制器）、澜起科技（CXL 3.2 控制器试产）、ScaleFlux（计算型存储 + Gen6 + CXL 三线）、GigaDevice（存储芯片）。ByteDance 出现在 speaker 列表中意味着中国 CSP 不只是买方，开始参与存储技术方向讨论。

六、NAND、接口和 Checkpoint 工程

以下信号方向重要但属于渐进升级，集中处理。

PCIe Gen6 SSD 量产开始。 铠侠 CM10、ScaleFlux FC6116、铠侠 GP1 都是 Gen6 产品。主控竞速加速：Marvell Bravera SC6、慧荣 MonTitan SM8466、群联 PS5303-X3 均推出 PCIe 6.0 方案，主控标称顺序读取达 28 GB/s（Marvell Bravera SC6、慧荣 SM8466）。Gen7 已进议程（CDFP X16 线缆、PCIe L0p 电源分析）。

QLC 企业级 SSD + Checkpoint 分层。 铠侠 LC9 245.76TB QLC NVMe SSD 展出。美光 6600 ION 单盘 245TB、DapuStor R6060 在 FMS 2026 展出 E2 形态 512TB 版本（原 E3.L/E1.L 形态最大 245TB）。AI 数据中心的 checkpoint、向量库、冷数据需要巨大容量，QLC 不再只是"便宜消费盘"标签。单盘容量突破 245TB 后，高性能 SSD 主控功耗突破 45W，板载冷板式液冷在 EDSFF（E1.S/E3.S）形态下从选配变成行业标准。

Checkpoint 场景催生了 SLC + QLC 异构分层的工程标准解法：

• Burst Phase：Checkpoint 触发时，数据全速写入 SLC 层（或 SSD 内部 pSLC 区域），GPU 快速解除冻结恢复计算
• Destaging Phase：GPU 恢复训练后，后台将 SLC 数据以大块顺序写方式下沉至 QLC 层，写放大接近 1.0，最大程度延长 QLC 寿命
• Recovery Phase：故障恢复时从 QLC 层读取 Checkpoint，QLC 读性能与 TLC 接近，恢复速度快

GPU 太贵——写入每多 1 分钟，几千张 GPU 就白烧 1 分钟电费。SLC+QLC 分层从"可选优化"变成了万卡集群的"必须做"。

七、预判

预判一：HBF 比 zHBM 先到市场

SK Hynix 将在 2027 年下半年推出 HBF Grade 1 产品（8 层堆叠，约 0.4 TB/s，256GB），比 Samsung zHBM 的 2029 年量产早 12-18 个月。开放标准的先发优势会吸引更多厂商跟进 HBF 联盟。验证窗口：2027 年 Q3。

预判二：GPU-Direct SSD + ICMSP 在 2027 年进入 NVIDIA 参考设计

铠侠 GP1 的 NVIDIA 专场是信号。ICMSP 已经把 TTFT 降了 82.7%——如果 NVIDIA 在 2027 年的 roadmap 中把 GPU-Direct SSD 列为可选内存扩展层、把 ICMSP 纳入推理框架默认支持，这个架构从"铠侠+Solidigm 独家"变成"行业标配"。验证窗口：2027 年 GTC。

预判三：CXL 内存池的大规模部署仍然面临结构性阻力

FMS 2026 上 CXL 产业链看起来接近可部署——控制器试产、交换芯片量产、内存模组系统验证。但从"产业链准备好"到"超大规模 CSP 在生产环境大规模使用"之间，还有几个结构性问题没有答案。

首先是 CPU 厂商的意愿。CXL 把内存从 CPU 控制下解放出来做池化，等于削弱了 CPU 的平台锁定。Intel 和 AMD 对 CXL 内存池化的支持一直半心半意——支持协议但不积极推生态。

其次是软件栈。操作系统对 CXL 内存池的 hot-plug、NUMA affinity、page migration 支持还在早期。大规模生产部署需要内核层面的深度适配，不是插上模组就能用。

第三是 NVIDIA 不推 CXL。NVIDIA 推的是 ICMSP/SCADA（GPU 直接管存储），不是 CXL（CPU 管远端内存）。在 AI 推理负载中，GPU 直接寻址存储的路线比 CPU 中转的 CXL 更强势。CXL 的主场可能不在 AI 推理，而在传统数据库和虚拟化场景。

更务实的判断：CXL 内存池在 2027 年可能进入小规模生产验证（少数 CSP 的非 AI 负载），但"超大规模 CSP 在 AI 推理中大规模使用 CXL"还缺乏足够的结构性驱动力。验证窗口：2027 年底前是否有 CSP 公开 CXL 内存池在 AI 负载上的生产数据——如果没有，说明这条路比行业预期的更慢。

开放问题

• HBF 联盟扩员：NVIDIA、AMD、Meta 会不会加入？如果 NVIDIA 加入，HBF 标准的生态势能将质变。但 NVIDIA 可能选择不加入——保持 cuFile 独立性比加入任何存储标准联盟更符合它的平台战略
• 调度软件之争：硬件有了，但操作系统和推理框架的自动分层调度能力还没跟上。NVIDIA 的 cuFile + ICMSP 在抢这个位置。标准组织（SNIA/NVMe）也在推 NVMe FDP 等数据放置标准。两条线在竞争：NVIDIA 想做封闭平台，行业标准想做开放抽象。这和 CUDA vs SYCL/OpenCL 的竞争结构如出一辙

与我们的接力

• 推理经济学篇三：KV Cache 调度工程讨论了"压缩到 7% 之后怎么办"——FMS 2026 给出了硬件层答案：CXL 内存池和 GPU-Direct SSD 做分层管理，NVIDIA ICMSP 把 SSD 变成 KV Cache 的正式内存节点
• 存储超级周期：RAMageddon预判 AI 推理将重写存储层级——FMS 2026 用 HBF 标准和网络化的存储架构确认了这个判断。存储芯片增长率从春季预测的 249.5% 上调至 302%
• 推理经济学篇一：推理定价拆解从物理成本倒推推理定价——Micron"内存占系统价值 50%"意味着推理成本的主要变量正从 GPU 算力转向内存和存储带宽
• Agent 存储范式：FMS 三年风向迁移预判 KV Cache 将变成跨层级存储对象、Agent 将产生随机 IOPS 压力——FMS 2026 用 GP1（1000 万 IOPS、512 字节粒度）和 ICMSP 直接验证了这两个判断

FMS 改名了。当一个会议的名字都装不下它讨论的内容，这个行业正在经历的不是产品周期，是架构重写。而这次重写的核心，是存储层级正在变成一张可以共享、可以调度的网。

---

声明： 本文基于 FMS 2026 官方议程及公开报道、Samsung/SK Hynix/Kioxia/Micron/NVIDIA 官方新闻稿与产品页面、WSTS 2026 春季预测及 Q2 更新、OCP 发布的 HBF 规范文档撰写。不构成投资建议。文中数据截至 2026 年 8 月 9 日。

[^1]: 德意志银行 FMS 2026 期间与 Micron 管理层会晤研报（2026-08-06），数据中心高级副总裁 Jeremy Werner。 [^2]: WSTS（世界半导体贸易统计组织）2026 年 6 月春季预测；2026 年 8 月 Q2 更新将全年预测上调至 $1.655 万亿，存储芯片增长率进一步上调至 302%。 [^3]: 东方财富 2026-08-04 报道引用产业链信源。 [^4]: NVIDIA/Solidigm/AIC 联合发布数据，属厂商公布结果，待独立 benchmark 验证。ICMSP 架构细节及 82.7%/67% 数据来源于 FMS 2026 技术演讲 PPT；SCADA 性能数据来源于 NVIDIA FMS 2026 keynote。截至撰稿时未见独立 benchmark。 [^5]: Samsung 官方产品页面列出 HBM4E 规格（64GB/16H/4 TB/s/16 Gbps），未标注样品出货月份。同花顺财经 2026-08-07 报道称 SK Hynix 于 6 月向客户交付 12 层 HBM4E 样品。 [^6]: GP1 的 50 DWPD 数据来自 FMS 2026 期间厂商公布材料，铠侠官方获奖新闻稿未列此项参数。